Интегрални схеми

Инт.схема -  JFET Input операционен усилвател

FEATURES

• Low Input Bias Current: 30pA

• Low Input Offset Current: 3pA

• High Input Impedance: 10¹²Ω

• Low Input Noise Current: 0.01 pA/√Hz

• High Common-Mode Rejection Ratio: 100 dB

• Large DC Voltage Gain: 106 dB

Ивт.схема - двоен операционен усилвател 1

FEATURES

• Equivalent Input Noise Voltage: 5 nV/√Hz Typ at 1 kHz

• Unity-Gain Bandwidth: 10 MHz Typ • Common-Mode Rejection Ratio: 100 dB Typ

• High DC Voltage Gain: 100 V/mV Typ

• Peak-to-Peak Output Voltage Swing 26 V Typ With V CC± = ±15 V and R

• High Slew Rate: 9 V/µs Typ L = 600 Ω

Инт.схема - операционен усилвател

FEATURES
• Small-signal bandwidth: 10MHz
• Output drive capability: 600Ω, 10V
• Input noise voltage:4nV Hz
• DC voltage gain: 100000
• AC voltage gain: 6000 at 10kHz
• Power bandwidth: 200kHz
• Slew rate: 13V/µs
• Large supply voltage range: ±3 to ±20VRMS at VS=±18V

Интегр.схема 4021

Интегрална схема K561TM2 съдържаща два D-тригери

всеки от тях има

-  асинхронни входове за установяване и нулиране

-  два противофазни изходи

Интегр.схема - превключвател на близост, датчик за дистанция

Интегр.схема AD561JN

Интегр.схема UAA2016

Интегр.схема 74HC245D

Интегр.схема 40106

Интегр.схема

двоичнодесетичен преобразувател

изходи с отворен колектор